• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Einredundanter Leseverstärker istzusammen mit einer entsprechenden Bitleitung vorgesehen, welchemit allen Wortleitungen im Speicherfeld verbunden ist. Diese redundanteBitleitung und entsprechende redundante Speicherzellen dienen zumSpeichern von Information, die individuell das Auffrischen jederWortleitung steuert. Auf diese Weise muss nur eine in Gebrauch stehendeSpeicherzelle aufgefrischt werden, was die Einsparung von Leistungermöglicht.
    公开号:DE102004016702A1
    申请号:DE200410016702
    申请日:2004-04-05
    公开日:2004-11-11
    发明作者:Peter Dr. Pöchmüller
    申请人:Infineon Technologies AG；
    IPC主号:G11C11-406
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf den Einsatz von redundantenSpeicherzellen zur Steuerung der Aktivierung der Selbstauffrischungin dynamischen RAMs (DRAMs) mit geringer Leistungsaufnahme. Insbesonderebenutzt die vorliegende Erfindung an die redundanten Speicherzellenangeschlossene Leseverstärker,um zu bestimmen, ob eine zugehörigeWortleitung aufgefrischt werden sollte, und auf diese Weise Leistungeinzusparen.
    [0002] EinDRAM ist eine flüchtigeForm eines Speichers, was bedeutet, dass zum Speichern von Daten Leistungbenötigtwird. Bei DRAM-Speichern fängt dieLadung in den Speicherzellen jeweils nach ein paar Millisekundenan abzufallen. Dies bedeutet, dass DRAMs fortlaufend und vollständig aufgefrischt werdenmüssen.Unter Auffrischen versteht man einen Prozess, bei dem die Zellenin einem Speicherchip wieder aufgeladen oder mit neuer Energie versorgtwerden. Die Zellen werden jeweils zeilenweise aufgefrischt (gewöhnlich eineZeile pro Auffrischungszyklus).
    [0003] 1 veranschaulicht das herkömmliche Leseschemaeines DRAMs mit geringer Leistungsaufnahme nach dem Stand der Technik.Als erstes wird eine Wortleitung aktiviert, die in 1 durch den Signalverlauf WL dargestelltist. Der Signalverlauf ist zu diesem Zeitpunkt ansteigend. Wennder Signalverlauf vollständigangestiegen ist, bewirkt die auf hohem Pegel liegende Wortleitungdas Öffnender Speicherzellen auf dieser Wortleitung. Nun entladen sich dieSpeicherzellen jeweils auf die entsprechende Bitleitung. Nach einigerZeit werden die Leseverstärker aktiviert.Nachdem die Leseverstärkerfestgestellt haben, was an die Bitleitung angelegt ist, und dieInformation ausgelesen wurde, wird diese verstärkt in die Speicherzellen zurückgeschrieben.Nachdem dies geschehen ist, wird der Leseverstärker ausgeschaltet, und dieWortleitung wird wieder auf einen tiefen Pegel gelegt. Gemäß dieserAnordnung muss jedoch jede Wortleitung ständig aufgefrischt werden.
    [0004] Durchdas ständigeAuffrischen der Speicherzellen wird viel Leistung verbraucht, wasunpraktisch fürtragbare Gerätewie z.B. Laptops, PDAs usw. ist. Dieser zusätzliche Leistungsverbrauchbeschleunigt die Abnahme der in diesen Geräten verbleibenden Batterieleistung.
    [0005] Inder Vergangenheit wurden verschiedene Maßnahmen ergriffen, um den Verbrauchan Leistung im Standby-Betrieb zu reduzieren, der sich aus den fortlaufendenAuffrischungsvorgängenergibt. Zum Beispiel sind in der Technik die Architektur betreffendeMaßnahmenbekannt, z.B. der Versuch überden Wortleitungen im Speicherfeld vorgesehene Bitleitungen zu verkürzen. Dieshat jedoch einen nachteiligen Einfluss auf die Chipfläche, weilzu diesem Zweck zusätzlicheLeseverstärker,die verhältnismäßig groß sind,benötigtwerden.
    [0006] Beieinem weiteren bekannten Verfahren werden vollständige Speicherblöcke deaktiviert,so dass unbenutzte Speicherblöckenicht aufgefrischt werden müssen.Die Steuerung muss jedoch in diesem Fall wissen, welche Blöcke benutztwerden und welche Blöckeinaktiv sind, so dass dieses Verfahren im Allgemeinen nur bei sehrgroßenSpeicherblöcken zumEinsatz kommt.
    [0007] Gemäß einemAspekt der Erfindung sind ein redundanter Leseverstärker undeine redundante Bitleitung am Rand des Speicherfeldes angeordnet(da sie wie alle anderen Bitleitungen als normale Bitleitung ausgeführt ist,könntesie an einer beliebigen, nicht notwendigerweise am Rand liegendenStelle des Speicherfeldes angeordnet sein), wo die redundante BitleitungInformation in den zugehörigenSpeicherzellen speichert, um das Auffrischen jeder Wortleitung individuellzu steuern.
    [0008] Gemäß einemAspekt der Erfindung kann ein redundanter Leseverstärker andas Speicherfeld des DRAMs angeschlossen sein. Eine redundante Bitleitungkann an den redundanten Leseverstärker und an Wortleitungen desSpeicherfeldes angeschlossen sein, wodurch redundante Speicherzellenausgebildet sind, die Information speichern, die zum Steuern desAuffrischens von entsprechenden Wortleitungen benutzt wird.
    [0009] Gemäß einemweiteren Aspekt der Erfindung kann die Information, die in den redundanten Speicherzellengespeichert wird, Information darüber beinhalten, ob die entsprechendenWortleitungen aktiv sind. Ferner können die redundanten Speicherzellengelesen werden, bevor die entsprechenden Wortleitungen gelesen werden.Die Wortleitungen werden vorzugsweise nur dann aufgefrischt, wenndie in den entsprechenden Speicherzellen gespeicherten Daten anzeigen,dass die entsprechenden Wortleitungen aktiv sind.
    [0010] Gemäß einemweiteren Aspekt der Erfindung kann eine Anordnung für eine Steuerschaltung vorgesehensein, um automatisch einen vorher festgelegten Wert in die redundantenSpeicherzellen zu schreiben, wenn auf den entsprechenden Wortleitungenein Schreibvorgang durchgeführtwird. Der in die redundanten Speicherzellen geschriebene, vorher festgelegteWert kann das Auffrischen der entsprechenden Wortleitungen aktivieren.
    [0011] Gemäß einemweiteren Aspekt der Erfindung beinhaltet ein Verfahren zum Auffrischeneines Speichers, der redundante, an entsprechende Wortleitungendes Speichers angeschlossene Speicherzellen aufweist, einen Signalpegelder redundanten Speicherzellen auszulesen und die Wortleitungennur dann aufzufrischen, wenn die entsprechenden redundanten Speicherzellenanzeigen, dass die betreffende Wortleitung aktiv ist.
    [0012] DieseAspekte sind zusammen mit anderen Aspekten und Vorteilen, die imFolgenden offenbar werden, in den nachstehend ausführlich beschriebenenund beanspruchten Details der Anordnung und der Arbeitsweise enthalten,wobei auf die beigefügtenZeichnungen Bezug genommen wird, die einen Teil dieser Beschreibungbilden und in denen gleiche Bezugszeichen durchweg gleiche Teilebezeichnen.
    [0013] Dasobige Ziel und die Vorteile der vorliegenden Erfindung sollen nunanhand der ausführlichen Beschreibungeiner bevorzugten Ausführungsform unterBezugnahme auf die beigefügtenZeichnungen erklärtwerden, in welchen:
    [0014] 1 ein Diagramm ist, welchesein typisches Leseschema nach dem Stand der Technik veranschaulicht;
    [0015] 2 eine Darstellung eineserfindungsgemäßen Speicherfeldesist; und
    [0016] 3 ein Diagramm ist, welchesdas erfindungsgemäße Leseschemaveranschaulicht.
    [0017] ImFolgenden wird Bezug auf die vorliegenden bevorzugten Ausführungsformender vorliegenden Erfindung genommen, die beispielhaft in den beigefügten Zeichnungendargestellt sind, wobei durchweg gleiche Bezugszeichen für gleicheElemente verwendet wurden. Die hier folgende Beschreibung der Ausführungsformendient dem Zweck, die Erfindung anhand der Zeichnungen zu erklären.
    [0018] In 2 ist ein DRAM-Feld mitmehreren Wortleitungen WL0 bis WL5 und entsprechenden Bitleitungen 3,die parallel zu den Wortleitungen in der Figur verlaufen, dargestellt.Die Bitleitungen sind mit Leseverstärkern 2 (SA0 bis SA4)verbunden. Es versteht sich, dass ein DRAM sehr viel mehr Wortleitungenund Bitleitungen aufweist als in 2 dargestellt sind.Die Anordnung von Wortleitungen, Bitleitungen und Leseverstärkern istin der Technik gut bekannt.
    [0019] Beieinem normalen Auffrischungsvorgang würde die aufzufrischende Wortleitungaktiviert, und nach einiger Zeit würde das Lesesignal das Lesenaller zugehörigenSpeicherzellen durch den entsprechenden Leseverstärker einleiten.Mit diesem Prozess wird der volle Signalpegel für alle Zellensignale wiederhergestellt.Wenn eine Wortleitung (WL) aktiviert. wird, nimmt das Lesesignaleinen hohen Pegel an. Dadurch wird das Lesen der zugehörigen Speicherzelleneingeleitet. Dies geht so lange weiter, bis alle Speicherzellengelesen und somit aufgefrischt sind.
    [0020] Gemäß der Erfindungwird ein redundanter Leseverstärker 4 (SA_SR)zusammen mit einer entsprechenden Bitleitung 5 bereitgestellt,die mit den Wortleitungen im Speicherfeld verbunden ist. Als redundanterLeseverstärker 4 kannjeder bekannte Leseverstärker,z.B. der fürden Leseverstärker 2 verwendeteTyp, verwendet werden. Die redundante Bitleitung 5 unddie entsprechenden Speicherzellen 6 dienen zum Speichernvon Information, die individuell das Auffrischen jeder Wortleitungsteuert. Auf diese Weise muss nur eine Speicherzelle, die gerade benutztwird, aufgefrischt werden, wodurch Leistung eingespart wird.
    [0021] DieArbeitsweise gemäß der Erfindungsoll nun anhand eines Beispiels veranschaulicht werden. Für diesesBeispiel wird angenommen, dass die nächste aufzufrischende WortleitungWL0 ist. Die Wortleitung, die WL0 entspricht, wird aktiviert. Indem Verfahren nach dem Stand der Technik würden alle zugehörigen Leseverstärker (in 2 mit SA0 bis SA4 bezeichnet)aktiviert. Stattdessen wird gemäß der bevorzugtenAusführungsformder Erfindung der redundante Leseverstärker 4 (SA_SR) über dasSignal "sense-SR" aktiviert. DiesezusätzlicheBitleitung speichert Information über die entsprechen de WortleitungWL0. Wenn die Wortleitung WL0 aktive Daten enthält, sind die Daten in der Speicherzellegleich 1 oder werden als Zustand mit hohem Pegel gelesen. DieserZustand mit hohem Pegel zeigt an, dass die Wortleitung WL0 aufgefrischtwerden muss. Wenn der Leseverstärker 4 (SA_SR)einen Zustand mit tiefem Pegel feststellt, weiß die (nicht dargestellte) Steuerung,dass die Wortleitung WL0 nicht aktiv ist und nicht aufgefrischtwerden muss. Ein ähnlicher Vorgangkann vor der Durchführungdes herkömmlichenAuffrischungsvorgangs fürjede Wortleitung durchgeführtwerden. Wenn eine Speicherzelle in der redundanten Bitleitung anzeigt,dass die entsprechende Wortleitung aktiv ist, werden parallel dazudie entsprechenden Leseverstärker 2 gelesen,wodurch die betreffende Wortleitung aufgefrischt wird. Dieser Vorgangist in 3 dargestelltund wird füralle Wortleitungen durchgeführt.
    [0022] Somitwird die redundante Bitleitung gelesen, bevor irgendeine der Wortleitungengelesen wird. Dies ist notwendig, weil sofort nach dem Lesen derWortleitung das Auffrischen dieser Wortleitung erfolgt und die Leistungbereits verbraucht wurde. Wenn jedoch die redundante Bitleitungausgelesen wird, bevor die Wortleitungen gelesen werden, kann Leistungeingespart werden, weil nur aktive Wortleitungen aufgefrischt werdenmüssen.Da der Strom fürdie Selbstauffrischung größtenteils(ca. 80%) Ladestrom fürBitleitungen ist, kann der fürSelbstauffrischungsvorgängebenötigteStrom drastisch vermindert sein, wenn von der Anwendung gerade nichtbenutzte Wortleitungen von dem Auffrischungsvorgang ausgeschlossen(d.h. nicht aufgefrischt) sind. Somit können die redundante Bitleitungund der LeseverstärkerLeistung einsparen. Außerdemist der zum Unterbringen des redundanten Bitpaares und des Leseverstärkers benötigte Platzim Vergleich zu dem Platz, der von den bereits an die physikalischeWortleitungsschaltung angeschlossenen 2k- bis 4k-Bitleitungen eingenommenwird, unbedeutend.
    [0023] Gemäß einemanderen Aspekt der Erfindung könnteeine zusätzlicheSchaltungsanordnung vorgesehen werden, die automatisch ein Bit einerBitleitung fürdie Selbstauffrischung von Daten setzen würde, wenn die Anwendung indie zugehörigeWortleitung schreibt. Zum Beispiel könnte ein vorher festgelegterWert auf eine redundante Speicherzelle geschrieben werden, die derWortleitung entspricht, auf die gerade geschrieben wird. Dieservorher festgelegte Wert würdeerkannt und würdesignalisieren, dass die entsprechende Wortleitung nicht aufgefrischtwerden soll. Dadurch würdenzusätzlicheVorteile erreicht, weil die Anwendung nur dann Wortleitungen deaktivieren,d.h. von der Selbstauffrischung ausschließen müsste, wenn vorher gültige Datenzu deaktivieren und somit vom Selbstauffrischen auszuschließen wären.
    [0024] Dievielen Merkmale und Vorteile der Erfindung sind aus der ausführlichenSpezifikation ersichtlich, und somit dienen die beigefügten Ansprüche dazu,alle Merkmale und Vorteile der Erfindung abzudecken, die dem wahrenSinn und dem Geltungsbereich der Erfindung entsprechen. Da ferner für den Fachmannzahlreiche Modifikationen und Änderungensofort offensichtlich sind, ist es nicht wünschenswert, die Erfindungexakt auf die dargestellte und beschriebene Konstruktion und Betriebsweisezu beschränken,und somit könnenalle geeigneten Modifikationen und Äquivalente, die in den Geltungsbereichder Erfindung fallen, verwendet werden.
    权利要求:
    Claims (10)
    [1] Speicherfeld, umfassend einen redundanten,mit einem Speicherfeld verbundenen Leseverstärker; und eine Bitleitung,die mit dem redundanten Leseverstärker und mit Wortleitungenim Speicherfeld verbunden ist, so dass redundante Speicherzellengebildet werden, die Information speichern, die zum Steuern desAuffrischens entsprechender Wortleitungen benutzt wird.
    [2] Speicherfeld nach Anspruch 1, wobei die Information,die in den redundanten Speicherzellen gespeichert ist, Informationdarüberenthält,ob die entsprechenden Wortleitungen aktiv sind.
    [3] Speicherfeld nach Anspruch 1 oder 2, wobei die redundantenSpeicherzellen gelesen werden, bevor die entsprechenden Wortleitungengelesen werden.
    [4] Speicherfeld nach einem der Ansprüche 1 bis 3, wobei die Wortleitungenaufgefrischt werden, wenn die in den entsprechenden Speicherzellengespeicherten Daten anzeigen, dass die entsprechenden Wortleitungenaktiv sind.
    [5] Verfahren zum Auffrischen eines Speichers, der redundanteSpeicherzellen aufweist, die mit entsprechenden Wortleitungen imSpeicher verbunden sind, umfassend: Lesen eines Signalpegelsder redundanten Speicherzellen; und Auffrischen der Wortleitungen,wenn die entsprechenden redundanten Speicherzellen anzeigen, dassdie betreffende Wortleitung aktiv ist.
    [6] Verfahren nach Anspruch 5, wobei jede redundanteSpeicherzelle gelesen wird, bevor die entsprechende Wortleitungaufgefrischt wird.
    [7] Verfahren nach Anspruch 5 oder 6, wobei jede redundanteSpeicherzelle zu einer Zeit gelesen wird, die sich von einer Zeitunterscheidet, zu der Speicherzellen der entsprechenden Wortleitungenaufgefrischt werden.
    [8] Verfahren nach einem der Ansprüche 5 bis 7, wobei, wenn derSignalpegel der redundanten Speicherzelle nicht anzeigt, dass dieentsprechende Wortleitung aktiv ist, die entsprechende Wortleitung nichtaufgefrischt wird.
    [9] Verfahren nach einem der Ansprüche 5 bis 8, ferner umfassenddas automatische Schreiben eines vorher festgelegten Wertes in dieredundanten Speicherzellen, wenn ein Schreibvorgang auf den entsprechendenWortleitungen durchgeführtwird.
    [10] Verfahren nach einem der Ansprüche 5 bis 9, wobei der in dieredundanten Speicherzellen geschriebene vorher festgelegte Wertdas Auffrischen der entsprechenden Wortleitungen deaktiviert.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9336837B2|2016-05-10|Low voltage sensing scheme having reduced active power down standby current
    US6542959B2|2003-04-01|Memory refreshing system
    KR100768729B1|2007-10-22|Clock Synchronous Dynamic Memory and Clock Synchronous Integrated Circuits
    US8037237B2|2011-10-11|Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
    US9412432B2|2016-08-09|Semiconductor storage device and system provided with same
    JP3916837B2|2007-05-23|強誘電体メモリ
    US6965540B2|2005-11-15|Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode
    US8045365B2|2011-10-25|Apparatus and method for self-refreshing dynamic random access memory cells
    US7292494B2|2007-11-06|Internal power management scheme for a memory chip in deep power down mode
    US6862240B2|2005-03-01|Variable refresh control for a memory
    JP4194561B2|2008-12-10|半導体記憶装置
    US7339847B2|2008-03-04|BLEQ driving circuit in semiconductor memory device
    DE10214707B4|2009-12-31|Auffrisch-Mechanismus in dynamischen Speichern
    US7193917B2|2007-03-20|Semiconductor storage device, test method therefor, and test circuit therefor
    US9767881B2|2017-09-19|Dynamic random access memory with fully independent partial array refresh function
    US5615145A|1997-03-25|Semiconductor memory with ferroelectric capacitors
    US7995415B2|2011-08-09|System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
    EP1225589B1|2006-07-26|Halbleiterspeicheranordnung mit einer Vielzahl von Moden für geringen Stromverbrauch
    US7742355B2|2010-06-22|Dynamic random access memory with low-power refresh
    US20110060961A1|2011-03-10|Memory controller method and system compensating for memory cell data losses
    US6920523B2|2005-07-19|Bank address mapping according to bank retention time in dynamic random access memories
    US7103730B2|2006-09-05|Method, system, and apparatus for reducing power consumption of a memory
    CN107025927A|2017-08-08|执行锤刷新操作的存储器设备和包括其的存储器系统
    US20100321983A1|2010-12-23|Semiconductor memory device capable of driving non-selected word lines to first and second potentials
    US8446783B2|2013-05-21|Digit line comparison circuits
    同族专利:
    公开号 | 公开日
    DE102004016702B4|2010-01-28|
    US6847571B2|2005-01-25|
    US20040196702A1|2004-10-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-11-11| OP8| Request for examination as to paragraph 44 patent law|
    2008-05-08| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-07-22| 8364| No opposition during term of opposition|
    2015-06-05| R082| Change of representative|
    2015-06-05| R081| Change of applicant/patentee|Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2016-11-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]